

## Patent Abstracts of Japan

PUBLICATION NUMBER

59029454

PUBLICATION DATE

16-02-84

APPLICATION DATE

11-08-82

**APPLICATION NUMBER** 

57139372

APPLICANT: NEC CORP:


INVENTOR: ITO SOICHI;


INT.CL.

: H01L 29/40 H01L 27/08

TITLE

: INTEGRATED CIRCUIT DEVICE





ABSTRACT :

PURPOSE: To supply an electrically stable IC by reducing even the noises of supply voltage due to inductance formed in a bonding wire in a logic type integrated circuit with a large number of output buffer circuits.

CONSTITUTION: A signal line for constituting the logic IC is formed onto a silicon substrate 1, and a plasma nitride film 2 is formed in order to insulate and isolate a signal wiring and supply wirings 3, 4. One supply wiring 3 is formed to approximately the whole surface of the IC with AI on the inslating film 2, an AI<sub>2</sub>O<sub>3</sub> film 5 is formed to the surface through an anoidic oxidation method, and the other supply wiring 4 is formed to approximately the whole surface of the IC. Consequently, a capacitor C is set up between a supply terminal VCC on the IC and a GND, and the capacitor C feeds charges required for a current change in the IC, and reduces current changes in inductances L<sub>1</sub>, L<sub>2</sub>. Accordingly, the supply terminal VCC in the IC and the GND are supplied with stable potential of small noises. Voltage noises are reduced with the increase of the capacitance C because a voltage change of the capacitor C is  $\Delta I.\Delta t/C$ .

COPYRIGHT: (C)1984,JPO&Japio

(B) 日本国特許庁 (JP)

切特許出願公開

⑫公開特許公報(A)

昭59—29454

MInt. Cl.3 H 01 L 29/40 27/08

職別記号

庁内整理番号 7638-5 F 7925--5 F

砂公開 昭和59年(1984)2月16日

発明の数 審査請求 未請求

(全 3 頁)

### **②集積回路装置**

②特

頭 昭57--139372

⊗出

昭57(1982) 8 月11日

砂発 明

岡田賢治

東京都港区芝五丁目33番1号日

本電気株式会社内

仍発 明 者 伊藤荘一

東京都港区芝五丁目33番1号日

本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝 5 丁目33番 1 号

四代 理 人 弁理士 内原晋

93

1. 発明の名称 **统**数回路 裝置

#### 2. 存作請求の範囲

**鈍似に供給される少なくとも2つの低級配紋が、** 鉄関内部において論理を相成する為の信号配線と 別の展で多段に構成され、かつそれらの対向部分 がほぼ鼓削の全面を被っていることを作務とする **统款回路模位。** 

#### 8. 発明の詳細な説明

本発明は銀税圏防殺散に関し、作に出力パップ プ国路を多数備えた論理製作原国路に関するもの てある。

近年外級回路(以下1Cと記す)は、その纸鉄 皮が増大の一途をたどり、VLSIと呼れる虹L-SIが出現している。一般に陰瀬ICは熱欢庇が 増加すればするほど入出力増予数が増加する。従

来のICは入出力の数が多くて数十であったが、 最近の輪環ICではゲート・アレイに代表される 様に入出力端子数が数百のものが出現するにいた っている。ICの負款度が増加すると負款配が小 さい間は従来問題とならなかった点が新たに大き な問題点となることがしばしばみられる。その問 題点の一つに入出力数の増加があげられる。 停に 以力数が増加すると、それらの以力が同時に動作 したときに化するICK供給している気氛のノィ ズが大きくなりICが観動作するといり大きな明 題が悲じてきている。との気像ノイメは、ICを 指眼するケースのリード線やICとケースを抵続 するポンディング線につく寄生インメクタンス(1) による。多数山力パッファ回路の同時動作時に生 ずる低級低流の時間的変化(41/41) により 似圧ノイメ( AV = L・ AI / A t ) が生じ、安 定した気気低圧が1CK供給できなくなりICが 麒動作にいたる。との旗の問題点をさける為に、 従来はケースの電源増予間に容易を付けて低圧ノ イメを小さくするとどが挽祭されている。しかし

との方法では、ケースのリードに付くインダクタンスによる気圧ノイズを形成することができても、ケースとICを接続するポンディング級に付くインダクタンスによるノイズはさけられないという
欠点を有していた。

従って木発明の目的は、前配ボンディンク線につくインドクタンスによる低額低圧のノイズをも小さくし、電気的に安定したICを供給することにある。

本勢明の桁成は、ICに供給される少なくとも2つの気気配線が、IC内部において論理を桁成する為の信号配線と別の層で多層に桁成され、かつそれらの対向部分が、ほぼICの金面を被っていることを作敬としている。

以下図面を参照して木発明を詳細に説明する。 第1図は、従来のICに電質を供給している部分 の特価関格図で、A、BはICの電質绪子、C、 Dはケースのボンディングパッド、Vcc, GND はICのボンディングパッドである。又、Liは ICとケースを接続しているボンディング線につ

は凱動作に至りICの無気的作性上大きな問題となっている。

類2図は、木発明の構成を斡飾回路に扱わした図であり、第1図に加えて、IC上の視察機子VecとGND Mに容景でが退加されている。との容景でがIC内の領域変化に投する電荷を供給し、インダクタンスレー、L。内での電源強子Vee、GNDには、ノイズの小さな安定した電位が供給されるととになる。容景での電圧変化(AV。)は AI・AI/C であるので、容景でが大きい線、電圧ノイズは小さくなる。との大きい容景をIC内で構成したのが木発明の構成である。

所 8 図は、木銑明の好ましい突絶例を示す所面図の概略図である。シリコン遊板1上に、論照ICを構成するための倡号線を従来の2 暦配線技術で形成し(との部分は図では電略されている)、信号配験と観察配験3.4 とを絶繰分離する為に厚さ~1.5 μm のプラズマチャ化敗2を形成した後、木筅明の構成に入る。絶験敗2上に一方の電源配

く容別、L:はケースのリードにつく容景、 Vは ICK供給している定似圧気を示している。 IC 内の山力パッファ国略が動作するとICを流れて いる似流Ⅰが変化しまし時間によⅠの低流変化が 生じ、IC端子Vcc.GNDには土(Li+L2) d I の気圧ノイメが生ずるととになる。 土の行号 は爛子Vcc,GND 発生するノイズの方向が長な るととを示す。つまり端子Vccは低位降下を、 端子GNDは配飲上外となりICに供給される低 原似圧はV-2(L1+L1) d1/dtと小さく なる。一般に、 Li+Li の個は数 n H ~数 1 0 nH、 dI/dt は散mA ~数10mA/数10 nmcであり低圧ノイズ d V は数10m V ~数100 mVとなる。ICの内部回路のノイズマージンも LSI化に従って小さくなっており、数10mV ~数100mVでもり、前記1VはICが観動作 するに十分なノイズとなっている。 管に出力パッ ファ回路が多いLSIでは、その出力が同時に動 作すると低流数化AI/ALが非常に大きくなり。 ノイズ A V ı がノイズマージンより大きくなりIC

颇8 至人1 でほぼ I C 全国化形成し、数国尼阳病 化成法により尽さ~1000人の人!20, 約5元 形成した後、仙方の爪頭配線(を入えてほぼ」C 全所に形成する。図中6,7は保険配額を10分部 に取り出す為のポンディング線であり、又無減配 練はスルーホールとその下層にある個母談を介し TICの素子に供給されているととは当然でむる が木苑明には麻袋関係がない為図では省略 してお る。 俄界配線 3,4 の対向面積は、LSI が大きく なればなる様大きくとれ、何えばG艸! のICの 場合、その国歌はほぼ5m×5m=25mとなる。 本真施例の相成では、恒原側につく容異ではC与 2.2×10<sup>-4</sup> F (22000 pF) となる。一般に T゚L 論型恒路の出力パッファ回路一個の船作時 にかける電流変化は大きく表訓によると 41/41 = 4 0 m A / 5 nsc でもり、との回路が例えば10 回路 同時に動作すると、 41/4t = 400 mA/ 5 nmc と非常に大きくなる。一方ポンディング熱 とケースリードにつくイングクタンスは約1.0n日 であり、上記回路が動作したときに発生する似圧

5.

排開昭59-29454(3)

ノイメ A V , は A V , 与 1 0 n H ×  $\frac{4 0 0 \text{ mA}}{5 \text{ n sec}}$  = 8 0 0 m V となり I C のノイズマージンを大きく上間り I C はญ陽作する。しかし、木発明の構成を用いると程隙間の容長C が効果を発揮し、ノイズは 1 0 0 m V 以下に II 來た。近似的には、22000 p F の容段の限圧変励 A V 2 が A V 2 = 4 0 0 m A × 5 n sec/ 2 2 0 0 0 p F 与 9 0 m V で押さえられるととを無味している。

以上説明した様に、木発明の構成を用いれば、I C内部では原門に大きな容気が形成でき、似気的化安定した独然四路鉄像が行られる。木製施例では2つの無限を分離している絶縁鉄に入1:0。 数を用いているが、SIO,中Si N、孵でも良く、又絶鉄廠の厚さは1000Åにしたが、I Cの歩むが作せは500Åにまで称くしてさらに似気的安定を得るとともでき、ことは明らかでもり、木発明の枚利は、修作請求の範囲に配収した内容のすべての半排休銀旗回路装置に及ぶ。

#1 図は従来のICの無源供給那の整個回路図、 #2 図は木発明のICの私源供給那の整価回路図、 #3 図は木発明のICの私源供給那の整価回路図、 #3 図は木発明の好ましい製造例を示す断面図で ある。

L,……ICとケースを結ぶポンディング純化つくインタクタンス、L,……ケースのリードにつくインタクタンス、A,B……ICの報源端子、D,E……ケースのポンディングパッド、Vcc.GND……IC内部の短原用ポンディングパッド、V……ICに供給する定紙圧原、C……短源間に形成した容景、AI/At……IC内部の似能の時間的変化、1……シリコン裁板、2……絶縁趙、3,4……電源配線、5……電源間のポンディング線。

代取人 介理士 内 原 署 子(字)

# 4. 図面の簡単な説明

